Best Available Copy

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-242078

(43) Date of publication of application: 17.09.1996

(51)Int.CI.

H05K 3/46

H01P 3/08 H05K 1/02

(21)Application number: 07-316900

(71)Applicant: SONY CORP

(22)Date of filing:

05.12.1995

(72)Inventor: KOBAYASHI YUJI

YAMASHITA SHINICHIRO

(30)Priority

Priority number : 06303886


Priority date: 07.12.1994

Priority country: JP

## (54) PRINTED BOARD

(57)Abstract:

PURPOSE: To obtain a printed board which reduces cross talk and signal interference between signal lines. CONSTITUTION: The title device has a via-hole 11 which is conductive to ground pattern regions 10, 12 and other ground pattern regions 3, 5 at a fixed interval along adjacent lines 1, 7, 8, 9 and shields adjacent lines 1, 7, 8, 9. Therefore, three dimensional shield can be performed for adjacent lines 1, 7, 8, 9 and cross talk and signal interference between lines 1, 7, 8, 9 can be thereby reduced.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-242078

(43)公開日 平成8年(1996)9月17日


| (51) Int.Cl. <sup>8</sup> | 識別記号                            | 庁内整理番号    | FΙ             |                      |        | ŧ  | 技術表示箇所  |
|---------------------------|---------------------------------|-----------|----------------|----------------------|--------|----|---------|
| H05K 3/46                 |                                 | 6921 - 4E | H05K           | 3/46                 |        | Z  |         |
| H01P 3/08                 |                                 |           | H01P           | 3/08                 |        |    |         |
| H 0 5 K 1/02              |                                 |           | H05K           | 1/02 P               |        |    |         |
|                           |                                 |           | 審查請求           | 未請求 請                | 求項の数3  | OL | (全 7 頁) |
| (21)出願番号                  | <b>特願平7</b> -316900             |           | (71)出願人        | 000002185            |        |    |         |
|                           |                                 |           |                | ソニー株式                | 会社     |    |         |
| (22)出願日 平成7年(1995)12月5日   |                                 |           |                | 東京都品川区北品川6丁目7番35号    |        |    |         |
|                           |                                 |           | (72)発明者        | 小林 右治                |        |    |         |
| (31)優先権主張番号               | 主張番号 特願平6-303886 東京都品川区北品川6丁目7番 |           |                |                      | お5号 ソニ |    |         |
| (32)優先日                   | 平6 (1994)12月7                   | Ħ         |                | 一株式会社内               |        |    |         |
| (33)優先権主張国                | 日本(JP)                          |           | (72)発明者 山下 真一郎 |                      |        |    |         |
|                           |                                 |           |                | 東京都品川区北品川6丁目7番35号 ソニ |        |    |         |
|                           |                                 |           |                | 一株式会社内               |        |    |         |
|                           |                                 |           | (74)代理人        | 弁理士 松                | 隈 秀盛   |    |         |
|                           |                                 |           |                |                      |        |    |         |
|                           |                                 |           |                |                      |        |    |         |

## (54) 【発明の名称】 プリント基板

#### (57)【要約】

【課題】 信号線間のクロストークや信号干渉を軽減す るブリント基板の提供を目的とする。

【解決手段】 隣接する各線路1、7、8、9に沿って 一定間隔でグランドパターン領域10、12および他の グランドパターン領域3、5に導通するように設けられ たバイヤホール11とを備え、隣接する各線路1、7、 8、9をシールドするようにしたので、隣接する各線路 1、7、8、9に対して3次元的なシールドを施すこと ができ、これにより、各線路1、7、8、9間のクロス トークや信号干渉を軽減することができる。



この発明のプリント基板の一実施例の グランドガードした4層基板を示す側面図

10

1

#### 【特許請求の範囲】

【請求項1】 複数の定インピーダンスの線路が配設されたプリント基板において、

隣接する各線路間に設けたグランドパターン領域と、 上記グランドパターン領域上であって、上記隣接する各 線路に沿って上記グランドパターン領域および他のグラ ンドパターン領域に導通するように設けられたバイヤホ ールとを備え、

上記隣接する各線路をシールドするようにしたことを特徴とするプリント基板。

【請求項2】 請求項1記載のプリント基板において、 上記プリント基板は2層基板であり、上記グランドバタ ーン領域および上記他のグランドバターン領域は異なる 層に設けられていることを特徴とするプリント基板。

【請求項3】 請求項1記載のブリント基板において、上記プリント基板は多層基板であり、上記グランドバターン領域および上記他のグランドバターン領域は異なる層に設けられていると共に、上記他のグランドバターン領域は互いに異なる層に複数設けられていることを特徴とするブリント基板。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、例えば、スイッチャー内で使用される高速ディジタル信号の伝送に使用して好適な定インピーダンス線路を表すマイクロストリップ線路が形成されたプリント基板に関する。

[0002]

【従来の技術】従来、スイッチャーなどの装置内で高周波信号の高速伝送を行う場合には、一般的には同軸ケーブルが用いられている。これは、定インピーダンスの線 30路で信号の伝送系を構成することにより、伝送の効率化や忠実化を図ることができるからである。また、信号に対する外来からの妨害や影響を受けたり、逆に外来への妨害や影響を与えないようにするためである。

【0003】一方、スイッチャーなどの機器内部で、上述のような信号を供給する信号線を数多く引き回す際には、同軸ケーブルを用いるよりもプリント基板上の定インピーダンス線路を表すマイクロストリップ線路を用いた方がコストや形状の小型化等の点で有利である。

【0004】そこで、プリント基板において、定インビ 40 うことがあった。 ーダンス線路を表すマイクロストリップ線路を用いて信 【0013】また 号線路を形成していた。図7は、従来の両面基板を示す プリント基板にも 側面図である。図7において、プリント基板は、その表 準的なプリント基 面L1に配設された信号線1と裏面L2に設けられたグ 関係にプリント基 ランド3とに挟まれるようにその間に誘電体2を設けた と他方の層とを組 ものである。

【0005】とこで、信号線1は、上述したように定インピーダンス線路を表すマイクロストリップ線路である。誘電体2は、例えば、FR-4で表されるガラスエボキシである。

【0006】 このとき、プリント基板の特性インピーダンス Z は、以下のような式で表される。ただし、このとき、信号線のパターンの幅W、信号線のパターンの厚みt、信号線のパターンからグランドのパターンまでの距離h、絶縁物としての誘電体の誘電率εとする。

[0007]

【数1】

$$Z = \frac{87}{\sqrt{\mathcal{E} + 1.41}} \log_{10} \frac{5.98h}{0.8W + t}$$
 [A]

【0008】ところで、両面基板の場合には、図7で示されるように、信号線のバターンは表面L1のみの片面しか引くことができないので、実質的には1層基板と等価になり、利用効率が悪い。また、他の回路も同一基板上に搭載することを考慮すると、両面基板では、実装密度が十分ではない。

【0009】そこで、4層基板の表面L1および裏面L4の両面に信号線を配設するようにした。図8は、従来の4層基板を示す側面図である。図8において、まず、20プリント基板は、その表面の第1層L1に配設された信号線1、8と下方の第2層L2に設けられたグランド3とに挟まれるようにその間に誘電体2を設ける。

【0010】さらに、第3層L3に設けられたグランド5と裏面の第4層L4に配設された信号線7、9とに挟まれるようにその間に誘電体6を設ける。そして、第2層L2に設けられたグランド3と第3層L3に設けられたグランド5とに挟まれるようにして誘電体4を設ける。

【0011】図8に示した4層基板の場合、表面の第1層L1と裏面の第4層L4の間に第2層L2と第3層L3のグランド層を設けているので、表面の第1層L1の信号線1、8と裏面の第4層L4の信号線7、9との間に信号干渉の影響を受けないようになっている。

【0012】しかしながら、同一プリント基板上に複数のマイクロストリップ線路を設ける場合、例えば、表面の第1層L1の信号線1と信号線8との間、裏面の第4層L4の信号線7と信号線9との間など、特に隣接するパターン間でのクロストークや信号干渉により同軸ケーブルを用いた場合よりも信号の伝送性能が劣化してしまることがあった。

【0013】また、従来の2層基板および多層基板等のプリント基板においては、信号線の配置されていない標準的なプリント基板の作成段階において、信号線とは無関係にプリント基板を装置内に取り付けるため一方の層と他方の層とを経由して導通させて、ねじなどの取り付け部材を挿入させるための穴(ホール)が設けられていた。図9は、両面基板に設けられた従来のホールを示す側面図である。図9において、プリント基板表面のL1に設けられたグランド10と誘電体2を挟んで裏面のL2に設けられたグランド3とを導通するようにして貫通

孔としてのホール100が設けられていた。

[0014]

【発明が解決しようとする課題】このように、複数のマ イクロストリップ線路が形成された従来のブリント基板 においては、特に隣接するパターン間でのクロストーク や信号干渉により同軸ケーブルを用いた場合よりも信号 の伝送性能が劣化してしまうという不都合があった。

【0015】との発明は、とのような点を考慮してなさ れたものであり、信号線間のクロストークや信号干渉を 軽減する複数のマイクロストリップ線路が設けられたプ 10 リント基板の提供を目的とする。

[0016]

【課題を解決するための手段】との発明のプリント基板 は、複数の定インピーダンスの線路が配設されたプリン ト基板において、隣接する各線路間に設けたグランドバ ターン領域と、グランドパターン領域上であって、隣接 する各線路に沿ってグランドパターン領域と、他のグラ ンドパターン領域に導通するように設けられたバイヤホ ールとを備え、隣接する各線路をシールドするようにし たものである。

【0017】また、この発明のプリント基板は、上述に おいて、プリント基板は2層基板であり、グランドパタ ーン領域および他のグランドパターン領域は異なる層に 設けられているものである。

【0018】また、この発明のプリント基板は、上述に おいて、プリント基板は多層基板であり、グランドバタ ーン領域および他のグランドパターン領域は異なる層に 設けられていると共に、他のグランドパターン領域は互 いに異なる層に複数設けられているものである。

【0019】この発明によれば、隣接する各線路に沿っ 30 てグランドパターン領域および他のグランドパターン領 域に導通するように設けられたバイヤホールを備え、隣 接する各線路をシールドするようにしたので、隣接する 各線路に対して3次元的なシールドを施すことができ、 これにより、各線路間のクロストークや信号干渉を軽減 する作用をすることができる。

【0020】また、この発明によれば、上述において、 プリント基板は2層基板であり、グランドパターン領域 および他のグランドパターン領域は異なる層に設けられ たって、隣接する各線路に対して3次元的なシールドを 施すことができ、これにより、各線路間のクロストーク や信号干渉を軽減する作用をすることができる。

【0021】また、この発明によれば、上述において、 プリント基板は多層基板であり、グランドパターン領域 および他のグランドバターン領域は異なる層に設けられ ていると共に、他のグランドパターン領域は互いに異な る層に複数設けられているので、プリント基板の表面の 層と内部の層と裏面の層とにわたって、隣接する各線路 より、各線路間のクロストークや信号干渉を軽減する作 用をすることができる。

[0022]

(3)

【発明の実施の形態】との発明のプリント基板は、定イ ンピーダンス線路を表すマイクロストリップ線路が形成 されたプリント基板であり、この例においては、特に、 隣接する各線路に沿ってグランドパターン領域および他 のグランドパターン領域に導通するように設けられたバ イヤホールを設け、隣接する各線路をシールドし、隣接 する各線路に対して3次元的なシールドを施し、これに より、各線間のクロストークや信号干渉を軽減するよう にした点を特徴とする。

【0023】図5は、この発明のプリント基板の一実施 例がスイッチャー内に挿入されている例を示す斜視図で ある。コネクタ基板30、マザーボード33および回路 基板35の具体的な接続関係については、後述する図6 において説明する。

【0024】図6は、この発明のプリント基板の一実施 例の回路基板の接続を示す側面図である。装置の外部か 20 ら同軸ケーブルがコネクタ基板30の一方の面に設けら れたBNCコネクタ31に接続される。これにより、同 軸ケーブルを介して供給される信号はコネクタ基板30 内を通過してコネクタ基板30の他方の面に設けられた DINコネクタ32に供給される。コネクタ基板30は マザーボード33とDINコネクタ32によりコネクタ 基板30の他方の面とマザーボード33の一方の面が平 行に重なり合うように結合されている。ここで、コネク タ基板30およびマザーボード33は、その側面が図示 されていることはいうまでもない。

【0025】そして、マザーボード33の他方の面には DINコネクタ34を介してドーターボードとしての回 路基板35がその一側面がマザーボード33の他方の面 に垂直になるように結合されている。

【0026】とのように接続された基板間を通じて、高 速信号伝送が行われる。以下に詳述するこの発明による プリント基板の一実施例は、上述したコネクタ基板3 0、マザーボード33、回路基板35のいずれにも適用 できるものである。

【0027】図1は、この発明によるブリント基板の一 ているので、プリント基板の表面の層と裏面の層とにわ 40 実施例のグランドガードした4層基板を示す側面図であ る。図7、図8、図9に示したものと対応するものには 同一の符号を付し、その詳細な説明を省略する。図1に 示すように、この発明によるプリント基板の一実施例 は、以下のように構成される。図1において、まず、プ リント基板は、その表面の第1層L1に配設された信号 線1、8と下方の第2層L2に設けられたグランド3と に挟まれるようにその間に誘電体2を設ける。

【0028】さらに、第3層し3に設けられたグランド 5と裏面の第4層L4に配設された信号線7、9とに挟 に対して3次元的なシールドを施すことができ、これに 50 まれるようにその間に誘電体6を設ける。そして、第2

層L2に設けられたグランド3と第3層L3に設けられ たグランド5とに挟まれるようにして誘電体4を設け

【0029】ととで、図8に示した従来の4層基板と異 なる点は、表面の第1層L1に隣接して配設された信号 線1、8の間にグランド10を設け、裏面の第4層L4 に隣接して配設された信号線7、9の間にグランド12 を設け、表面の第1層L1のグランド10と第2層L2 のグランド3と第3層L3のグランド5と裏面の第4層 L4のグランド12とを導通させるバイヤホール11を 設けた点である。とのバイヤホールは、各信号線をプリ ント基板に配設した後に打ち空けても構わない。

【0030】また、グランド10およびグランド12 は、それぞれ表面の第1層L1上および裏面の第4層L 4上のグランドガードを表す。

【0031】とれにより、表面の第1層L1に隣接して 配設された信号線1、8および裏面の第4層L4に隣接 して配設された信号線7、9は、それぞれ、表面の第1 層L1のグランド10と第2層L2のグランド3と第3 層L3のグランド5と裏面の第4層L4のグランド12 とにより3次元のシールドを施されたようになる。

【0032】 このとき、表面の第1層 L1と裏面の第4 層し4を信号層として、第2層し2と第3層し3をそれ ぞれグランド層として使用したが、表面の第1層11を グランド層として、第2層L2を信号線およびグランド が設けられた信号層にしてもよく、また表面の第1層L 1および裏面の第4層L4をグランド層にして、第2層 L2と第3層L3を信号線およびグランドが設けられた 信号層にすることも可能である。

【0033】図1に示した4層基板の場合、表面の第1 層L1と裏面の第4層L4の間に第2層L2と第3層L 3のグランド層を設けているので、表面の第1層L1の 信号線1、8と裏面の第4層L4の信号線7、9との間 に信号干渉の影響を受けないようになっている。

【0034】上例では、図1において、表面の第1層し 1から裏面の第4層L4まで貫通してバイヤホール11 を設ける例を示したが、必ずしも貫通させることなく。 例えば、第2層L2と第3層L3との間の誘電体4を貫 通させないで、表面の第1層L1のグランド10から第 第4層し4のグランド12から第3層し3のグランド5 までのバイヤホールを設けるようにしても良い。このと きも、信号線のシールド効果は同様に3次元のシールド 効果を有する。

【0035】図2は、この発明によるプリント基板の一 実施例のグランドガードした4層基板を示す平面図であ る。図2は、図1に示したものの表面の第1層L1を示 したものである。図2において、隣接する信号線1、8 の間にグランド10を設け、さらに、グランド10上に バイヤホール11を設けている。

【0036】また、上例において、信号線の領域以外は すべてグランドパターンとし、そのグランドパターン上 にバイヤホールを設けるようにしても良い。

【0037】図3は、との発明によるブリント基板の一 実施例のグランドガードした6層基板を示す側面図であ る。図1、図7、図8、図9に示したものと対応するも のには同一の符号を付し、その詳細な説明を省略する。 図3に示すように、この発明によるブリント基板の一実 施例は、以下のように構成される。図3において、ま ず、プリント基板は、その表面の第1層L1に配設され た信号線1、8と下方の第2層L2に設けられたグラン ド3とに挟まれるようにその間に誘電体2を設ける。次 に、第2層L2に設けられたグランド3と第3層L3に 設けられたグランド5とに挟まれるようにその間に誘電 体4を設ける。

【0038】さらに、第3層L3に設けられたグランド 5と第4層L4に設けられたグランド12とに挟まれる ようにその間に誘電体6を設ける。次に、第4層L4に 設けられたグランド12と第5層L5に設けられたグラ ンド14とに挟まれるようにその間に誘電体13を設け る。そして、第5層L5に設けられたグランド14と裏 面の第6層L6に配設された信号線7、9とに挟まれる ようにして誘電体15を設ける。

【0039】ここで、表面の第1層し1に隣接して配設 された信号線1、8の間にグランド10を設け、裏面の 第6層L6に隣接して配設された信号線7、9の間にグ ランド12を設け、表面の第1層L1のグランド10と 第2層L2のグランド3と第3層L3のグランド5と第 4層し4に設けられたグランド12と第5層し5に設け られたグランド14と裏面の第6層L6のグランド12 とを導通させるバイヤホール11を設けるようにする。 とのバイヤホールは、各信号線をプリント基板に配設し た後に打ち空けても構わない。

【0040】また、グランド10およびグランド12 は、表面の第1層L1上および裏面の第6層L6上のグ ランドガードを表す。

【0041】これにより、表面の第1層L1に隣接して 配設された信号線1、8および裏面の第6層L6に隣接 して配設された信号線7、9は、それぞれ、表面の第1 2層L2のグランド3までのバイヤホールおよび裏面の 40 層L1のグランド10と第2層L2のグランド3と第3 層L3のグランド5と第4層L4のグランド12と第5 層L5のグランド14と裏面の第6層L6のグランド1 2とにより3次元のシールドを施されたようになる。

> 【0042】このとき、表面の第1層L1と裏面の第6 層L6をそれぞれ信号層として、第2層L2、第3層L 3、第4層L4、第5層L5をグランド層として使用し たが、表面の第1層L1をグランド層に、第2層L2を 信号線とグランドが設けられた信号層としてもよく、ま た表面の第1層L1と第3層L3を信号線とグランドが 50 設けられた信号層とすることが可能である。すなわち、

7

図3のグランド層である第2層L2、第3層L3、第4層L4、第5層L5に表面の第1層L1および裏面の第6層L6と同じ信号線とグランドが設けられた信号層を形成することもできる。

【0043】図3に示した6層基板の場合、表面の第1層L1と裏面の第6層L6の間に第2層L2、第3層L3、第4層L4、第5層L5のグランド層を設けているので、表面の第1層L1の信号線1、8と裏面の第6層L6の信号線7、9との間に信号干渉の影響を受けないようになっている。

【0044】上例では、図3において、表面の第1層L1から裏面の第6層L6まで貫通してバイヤホール11を設ける例を示したが、必ずしも貫通させることなく、例えば、第3層L3と第4層L4との間の誘電体6を貫通させないで、表面の第1層L1のグランド10から第3層L3のグランド5までのバイヤホールおよび裏面の第6層L6のグランド12から第4層L4のグランド12までのバイヤホールを設けるようにしても良い。このときも、信号線のシールド効果は同様に3次元のシールド効果を有する。

【0045】上例によれば、図1において隣接する各線路1、7、8、9に沿ってグランドパターン領域10、12および他のグランドパターン領域3、5に導通するように設けられたバイヤホール11を備え、隣接する各線路1、7、8、9をシールドするようにしたので、隣接する各線路1、7、8、9に対して3次元的なシールドを施すことができ、これにより、各線路1、7、8、9間のクロストークや信号干渉を軽減することができる。

【0046】また、上例では、4層基板および6層基板 30 について述べたが、2層基板に適用しても良い。図4 は、この発明によるプリント基板の一実施例のグランドガードした両面基板を示す側面図である。図7に示したものと対応するものには同一の符号を付し、その詳細な説明を省略する。図4に示すように、この発明によるプリント基板の一実施例は、以下のように構成される。図4において、まず、プリント基板は、その表面の第1層 L1に配設された信号線1、8と下方の第2層L2に設けられたグランド3とに挟まれるようにその間に誘電体2を設ける。 40

【0047】とこで、図7に示した従来の両面基板と異なる点は、表面の第1層L1に隣接して配設された信号線1、8の間にグランド10を設け、表面の第1層L1のグランド10と裏面の第2層L2のグランド3とを導通させるバイヤホール11を設けた点である。このバイヤホールは、各信号線をプリント基板に配設した後に打ち空けても構わない。

【0048】 これにより、表面の第1層L1に隣接して 配設された信号線1、8は、表面の第1層L1のグラン ド10と裏面の第2層L2のグランド3とにより3次元 50

のシールドを施されたようになる。

【0049】図4に示した両面基板の場合、表面の第1層L1と裏面の第2層L2にグランド層を設けているので、表面の第1層L1の信号線1、8は互いに影響を受けないようになっている。

【0050】また、上例によれば、上述の図3において、プリント基板は多層基板であり、グランドバターン領域10、12および他のグランドパターン領域3、5、12、14は異なる層に設けられていると共に、他のグランドパターン領域3、5、12、14は互いに異なる層に複数設けられているので、プリント基板の表面の層と内部の層と裏面の層とにわたって、隣接する各線路1、7、8、9に対して3次元的なシールドを施すことができ、これにより、各線路1、7、8、9間のクロストークや信号干渉を軽減することができる。

[0051]

【発明の効果】この発明によれば、隣接する各線路に沿ってグランドパターン領域および他のグランドパターン領域に導通するように設けられたバイヤホールを備え、20 隣接する各線路をシールドするようにしたので、隣接する各線路に対して3次元的なシールドを施すことができ、これにより、各線路間のクロストークや信号干渉を軽減することができる。

【0052】また、この発明によれば、上述において、プリント基板は2層基板であり、グランドパターン領域および他のグランドパターン領域は異なる層に設けられているので、プリント基板の表面の層と裏面の層とにわたって、隣接する各線路に対して3次元的なシールドを施すことができ、これにより、各線路間のクロストークや信号干渉を軽減することができる。

【0053】また、この発明によれば、上述において、プリント基板は多層基板であり、グランドパターン領域 および他のグランドパターン領域は異なる層に設けられ ていると共に、他のグランドパターン領域は互いに異なる層に複数設けられているので、プリント基板の表面の層と内部の層と裏面の層とにわたって、隣接する各線路 に対して3次元的なシールドを施すことができ、これにより、各線路間のクロストークや信号干渉を軽減することができる。

#### 10 【図面の簡単な説明】

【図1】この発明のプリント基板の一実施例のグランドガードした4層基板を示す側面図である。

【図2】この発明のプリント基板の一実施例のグランド ガードした4層基板を示す平面図である。

【図3】この発明のプリント基板の一実施例のグランド ガードした6層基板を示す側面図である。

【図4】との発明のプリント基板の一実施例のグランドガードした両面基板(2層基板)を示す側面図である。 【図5】との発明のプリント基板の一実施例がスイッチャー内に挿入されている例を示す斜視図である。 \*

10

9

【図6】 この発明のプリント基板の一実施例の回路基板の接続を示す側面図である。


- 【図7】従来の両面基板を示す側面図である。
- 【図8】従来の4層基板を示す側面図である。
- 【図9】従来のホールを示す側面図である。

## 【符号の説明】

- 1 信号線
- 2 誘電体
- 3 グランド
- 4 誘電体
- 5 グランド
- 6 誘電体
- 7 信号線
- 8 信号線
- 9 信号線
- 10 グランド
- 11 バイヤホール


- \*12 グランド
  - 13 誘電体
  - 14 グランド
  - 15 誘電体
  - 20 基板
  - 21 基板
  - 22 信号線
  - 23 抵抗器
  - 24 バッファ
- 10 25 バッファ
- 0 23 /1929
  - 30 コネクタ基板
  - 31 BNCコネクタ
  - 32 DINコネクタ
  - 33 マザーボード
  - 34 DINコネクタ
  - 35 回路基板 (ドーターボード)

【図1】




この発明のプリント基板の一実施例の グランドガードした4層基板を示す側面図

[図3]




この発明のプリント高板の一実施例の グランドガードした6層基板を示す傾面図

【図2】




【図4】




この発明のアリント基板の一実施例の グランドガードした阿爾基板(2層基板) を示す側面図

【図7】




従来の両面基板を示す側面図

【図5】




この発明のアリント添板の一実施例が スイッチャー内に挿入されている例を 示す斜視図

【図6】




この発明のプリント基板の 一実施例の回路基板の接続を示す側面図

[図8]



従来の4層基板を示す側面図

【図9】



両面基板に設けられた 従来のホールを示す側面図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT

# IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: \_\_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY